PCD231B ABB通訊接口
PCD231B ABB通訊接口
PCD231B ABB通訊接口
MB86S02視頻圖像傳感器在FPGA的控制下進(jìn)行視頻圖像信息的采集，在收到PC機(jī)的采集命令后MB86S02開始視頻信號(hào)的采集 FPGA作為系統(tǒng)的核心控制單元不僅負(fù)責(zé)視頻圖像的采集，而且負(fù)責(zé)視頻圖像信息的預(yù)處理和系統(tǒng)各單元模塊之間的數(shù)據(jù)交互。針對(duì)視頻圖像數(shù)據(jù)量大的特點(diǎn)，為了保證系統(tǒng)的實(shí)時(shí)性要求，系統(tǒng)采用大容量的片外SDRAMR對(duì)采集到的視頻圖像信息進(jìn)行緩存，SDRAM控制器由FPGA實(shí)現(xiàn)，視頻圖像信息經(jīng)過 SDRAM緩存后首先要由FPGA對(duì)其進(jìn)行濾波處理，以消除圖像信息中的噪聲干擾，本系統(tǒng)中采用中值濾波的方式對(duì)采集到的視頻信息進(jìn)行處理，濾波后的數(shù)據(jù)通過FPGA內(nèi)部FIFO進(jìn)入DSP進(jìn)行下一步的壓縮處理。DSP上電后首先進(jìn)行引導(dǎo)程序的自加載，等待FPGA發(fā)送請(qǐng)求，在收到FPGA的請(qǐng)求后，DSP建立EDMA通道從FPGA獲取視頻數(shù)據(jù)，存滿一幀后，開始對(duì)視頻圖像進(jìn)行JPEG壓縮處理，壓縮處理后的視頻圖像信息經(jīng)過FIFO緩存后，在 FPGA的控制下寫入U(xiǎn)SB接口控制器的數(shù)據(jù)緩存區(qū)，等待PC機(jī)的讀數(shù)請(qǐng)求，USB接口控制器在收到PC機(jī)的讀數(shù)請(qǐng)求后將數(shù)據(jù)寫入PDIUSBD12的端口1，以便PC機(jī)下一步讀取數(shù)據(jù)。
2系統(tǒng)軟件總體設(shè)計(jì)
系統(tǒng)的軟件設(shè)計(jì)根據(jù)硬件結(jié)構(gòu)的總體劃分，也可以分為兩大部分來描述。整個(gè)系統(tǒng)的運(yùn)行如圖2所示，F(xiàn)PGA和DSP各自的程序獨(dú)立運(yùn)行，通過中斷信號(hào)完成數(shù)據(jù)的實(shí)時(shí)交互。FPGA向DSP方向的指令是通過FPGA發(fā)送一個(gè)EDMA請(qǐng)求，DSP通過響應(yīng)EDMA請(qǐng)求，建立EDMA通道，開始從FIFO中進(jìn)行預(yù)處理后數(shù)據(jù)的讀取，DSP向FPGA傳輸數(shù)據(jù)時(shí)，通過向FPGA發(fā)送一個(gè)中斷信號(hào)，讓其從FIFO中把壓縮后的圖像數(shù)據(jù)讀出來。
整個(gè)系統(tǒng)工作流程可以簡單描述如下：系統(tǒng)上電后，首先DSP由flash實(shí)現(xiàn)自舉，并運(yùn)行引導(dǎo)程序，之后轉(zhuǎn)入EDMA等待狀態(tài)，F(xiàn)PGA初始化后等待外部圖像采集命令，收到圖像采集命令后開始進(jìn)行圖像采集，并對(duì)采集到的圖像進(jìn)行預(yù)處理，預(yù)處理后的圖像經(jīng)過FIFO緩沖，在存儲(chǔ)一定量的數(shù)據(jù)之后，F(xiàn)PGA通過半滿信號(hào)向DSP發(fā)送EDMA請(qǐng)求，等待DSP響應(yīng)，DSP一旦收到來自FPGA的EDMA請(qǐng)求，立即建立EDMA通道，從FIFO中讀取數(shù)據(jù)到L2存儲(chǔ)器，存滿一幀圖像后DSP開始圖像壓縮，等待一幅圖像壓縮完成之后，DSP會(huì)向FPGA發(fā)送中斷信號(hào)，F(xiàn)PGA在收到中斷信號(hào)后開始從 FIFO中讀取壓縮后的圖像數(shù)據(jù)。一幀數(shù)據(jù)讀完后，判斷編碼信號(hào)是否有效，如果有效則按同樣的規(guī)則對(duì)下一幀圖像進(jìn)行壓縮，如果無效則通知DSP結(jié)束。
全國服務(wù)熱線
18030183032
郵 箱：3248602330@qq.com
地 址：廈門市思明區(qū)呂嶺路1733號(hào)創(chuàng)想中心2009-2010單元
Copyright ? 2022-2024 廈門雄霸電子商務(wù)有限公司 版權(quán)所有 備案號(hào)：閩ICP備14012685號(hào)-38
18030183032
